(54) RESIN-SEALED SEMICONDUCTOR DEVICE

(11) 4-162767 (A) (43) 8.6.1992 (19) JE


(21) Appl. No. 2-289227 (22) 26.10.1990

(71) TOSHIBA CORP(1) (72) TAKASHI KONNO

(51) Int. Cl*. H01L25/065, H01L21/52, H01L21/56, H01L23/02, H01L25/07, H01L25/18

PURPOSE: To reduce cost and make compact the size of an envelop by mounting a semiconductor device with the bed of a depressed type frame and fixedly bonding a different semiconductor thereon, and connecting each device and the lead wires for the lead frame with a small-gauge wire based on a bonding process.

CONSTITUTION: A lead wire 3 is made of a conductive metal where a sheet body 4 made of the same material is laid out in a position lower than the lead wire 3 and a semiconductor device 2 is mounted on the sheet body 4 made of the same material. A semiconductor device 9 which is different from the semiconductor device 2, is lapped on the semiconductor device 2 and firmly bonded. A small-gauge wire 5 is used to connect both semiconductor devices 2 and 9, and the semiconductor device 2 with the lead wire electrically, which are covered with a resin sealing layer. In this manner, a depressed type lead frame is used so as to control the length of the small-gauge wire d5 during a bonding process. This construction makes it possible to reduce cost when a plurality of semiconductor devices 2 and 9 are to be installed to the same envelope and hence make compact the size of the envelop.



[Translation]

(19) Japan Patent Office (12) Patent Release (A)

(11) Patent Application Release

Hei.4 (1992)-162767

(43) Release Date: June 8, 1992

(51) Int.Cl ⁵		Identificati	on No:	Agency Control 1	No.
H 01 L	25/065			-	
	21/52		Α .	9055-4M	
	21/56		R	6412-4M	
	23/02		Z	7220-4M	
	25/07				
	25/18		·.		
•				7638-4M	H 01 L 25/08 B

Examination Request: Not yet requested Items in Application: 1 (Total 4 pages)

(54) Name of Invention: Resin-sealed Semiconductor Device

(21) Patent Application: Hei.2(1990)-289227

(22) Application Date: October 26, 1990

(72) Inventor: Takashi Konno

c/o Toshiba Microelectronics, Ltd.

25-1 Ekimae-Honcho

Kawasaki-ku, Kawasaki-shi Kanagawa Prefecture [Japan]

(71) Applicant: Toshiba Corp.

72 Horikawa-cho, Saiwai-ku Kawasaki-shi, Kanagawa Pref.

[Japan]

(71) Applicant: Toshiba Micro-Electronics, Ltd.

25-1 Ekimae-Honcho

Kawasaki-ku, Kawasaki-shi Kanagawa Prefecture [Japan]

(74) Agent: Norio Ogo, Patent Attorney

Specifications

- 1. Name of Invention: Resin-sealed Semiconductor Device
- 2. Scope of Patent Application: A resin-sealed semiconductor device characterized by being equipped with
- a lead made of conductive metal,
- a sheet made of the same substance, which is set in a position lower than the above-noted lead,
- a semiconductor element mounted on the above-noted sheet of a same substance,
- a different semiconductor element lapped atop the above-noted semiconductor element,
- fine metal wires making electrical connections between both of the above-noted semiconductor elements and between the above-noted semiconductor elements and the leads, and
- a resin-sealing layer that covers all of these.*
- 3. Detailed Explanation of Invention

Purpose of Invention

Field for Commercial utilization: This invention bears on a method of mounting semiconductor elements such as integrated circuit elements, and is particularly suited to packing two or more chips in a single package.

Usual Technology

Of late, semiconductor devices have constantly imcreasing integration, as typified by the D-RAM (dynamic random access memory). As ways to make them, there is the method of building onto a semiconductor wafer one or several kinds of semiconductor elements selected from a group consisting of such circuit components as monolithically passive elements, active elements and resistance; or there is the method of packaging multiple semiconductor elements within a single enclosure and mounted in a multi-chip format; or so-called module products also are adopted whereby, as with L components, elements that cannot be built into a semiconductor wafer are built in a hybrid format. Also, these generally are entirely covered by a sealing resin that protects them from the atmosphere outside.

^{*(}Bullets not contained in original text, but added by translator to facilitate reading this long sentence.)

Again, by making existing semiconductor chip design into macrocells, arraying multiple macrocells on the same semiconductor wafer and wiring between each macrocell, one may have the core-based design or super-integration modes that make multiple semiconductor chips into a single chip.

And yet, to build semiconductor elements monolithically multiple electrically separate insular regions are indispensable. As means for electrical separation, such methods are adopted as the diffusion-separation mode and the total [word illegible] separation mode to meet the objective. Or, a layer of dielectric material is placed between each semiconductor element to insulate them electrically. Again, the bottom of each semiconductor chip is made to function as an earth line, although the bottom of semiconductors are, of course, not used as earth lines in semiconductor chips in which [word illegible] -type elements are mounted. For this reason, when mounting each semiconductor chip in multi-chip modes and hybrid modes, special care is required with electrical insulation or grounding between beds.

In electrically connecting such multiple semiconductor elements, one relies on a technique in which pads of conductive metal formed on each one are linked by fine metal wires through bonding.

Besides special mounting modes, the usual method is using lead frame 1 for a quad flat package (QFP), seal-out line package (SOP), etc., such as shown in Figure 1. I.e., by making up a surrounding frame (not in the figure), single semiconductor element 2 is formed as multiple continuous mounted units; and with the frame as a starting point and extending toward the center, multiple leads 3 are formed that are free at one end. Furthermore, the lead frame is made up by using other leads to fix a bed mounting the semiconductor elements in the frame and placing it on top of that on the same plane as the leads. Also the number of unit items will determine whether or not the lead frame is rectangular. As to the makeup of the lead frame itself, there of course are other kinds. A so-called depressed lead frame also is used in which the bed is in a lower position than the plane where the leads are positioned. Also, thin metal wires 5 are used to electrically connect leads 3 and semiconductor elements 2.

Means for the Invention to Resolve [sic]

Whether by the monolithic mode or the hybrid mode, making multiple semiconductor elements into one chip by the usual

techniques cannot but increase their size and drive up costs. That is, such difficulties arise as:

- (1) In making the enclosure as large as needed to give adequate space for arranging and affixing many semiconductor elements to the same bed, the merits of an elongated space are lost.
- (2) Further, when one places multiple semiconductor elements on the same semiconductor substrate, securing space for the wiring region needed to make connections between multiple semiconductor elements will increase the area for the semiconductor elements.
- (3) Costs increase due to making the enclosure larger.
- (4) From the outset one must have ready the mask for the photolithography that makes multiple semiconductor elements monolithically on the same semiconductor substrate.
- (5) Developing test programs needed for die sorter tests and increasing test time will lower the index.

This invention is was created because of such situations and has the purposes of constraining as much as possible the cost increases from mounting multiple semiconductor elements within the same enclosure, and of restraining enlargement of the enclosure.

Makeup of Invention

Means to Resolve Problems: The resin-sealed semiconductor device from this invention is characterized by its leads of conductive metal, sheets of the same material positioned lower than the above-noted leads, semiconductor elements mounted on the above-noted sheet of identical material, thin electrical wiring making electrical connections between both semiconductor elements and between semiconductor elements and the leads, and a sealing layer of resin covering these.

Effects: By mounting semiconductor elements in the bed of a so-called depressed lead frame and by using the technique of affixing other multiple semiconductor elements here and bonding thin metal wires between each element and the lead-frame's leads—i.e., with a three-dimensional array—one makes it into a single chip.

Application Example

I will explain the application example bearing on this invention while referring to Figures 2 through 4. Parts identical to those in the usual technology will have the former key numbers. As in Figure 2, lead frame 1 is made up of leads 3 and bed 4; and the flat surface positioning it is a so-called depressed type, being lower than the surface of

leads 3. On these metal surfaces is added a copper cladding layer; or this also may be copper and copper alloy. For the thin metal wire used in bonding, described later, gold, aluminum and copper or copper alloy can be used. However, for the thin metal wire of copper or copper alloy to lead frame 1 one naturally uses copper, copper alloy or copper clad material. And, the lead frame other than that also is partially plated with silver.

The reason for having chosen a mode for mounting the semiconductor elements three-dimensionally for the resin-sealed semiconductor device of this invention is because control, for instance, of a servo-motor will be handled, e.g., by a micro-computer and a DC-AC converter. I.e., by converting digital signals obtained, e.g., from 8-bit micro-computer 2 to analogue, that will be what controls operation of the servo-motor and what positions micro-computer 2's interface device 3-dimensionally.

Due to this, semiconductor elements such as 8-bit microcomputer 2 are mounted on bed 4 of lead frame 1. To make it stick, one uses the first solder layer and conductive adhesive layer 6. Also, as shown in Figures 2 and 3, on its top layer one laminates pattern 7 made of a conductive metal layer such as aluminum or aluminum alloy (Al-Si, Al-Si-Cu) so as to function as micro-computer 2's input/output terminal. Naturally, a sealing resin layer (not shown in the figures) is set near the top surface of micro-computer 2 to counteract radiation.

As seen in Figure 2, for the resin-sealed semiconductor device from this invention one uses a depressed type which positions bed 4 some 1.4 to 2.0mm lower than leads 3 so as to adopt the 3-dimensional mounting mode. By adjusting the length of thin metal wires 5 during the bonding process, one improves productivity. Also, such other semiconductor elements as DC-AC converter 9 are attached 3-dimensionally to the second solder layer or conductive adhesive layer 8, and are installed on the top surface of micro-computer 2.

Of course, input/output terminals 10 are installed on DC/AC converter 9 also, and ultrasonic bonding or heat-pressure bonding is used to affix and make electrical connections between microcomputer 2's input/output terminals and leads 3 of lead frame 1.

Since the bottoms of DC/AC converter 9, etc., built onto a wafer of monosilicon are to have earth lines, leads 3 serve that purpose, as is clear in Figure 3. For this, in using a vertical element such as a field-effect transistor as a

semiconductor element for analogue conversions, one devises electrical insulation, as shown in Figure 4, between the said one semiconductor element and another in pattern 7 formed on micro-computer 2's top surface by making discontinuity 10 so as to have an electrically floated state. The small square parts noted in pattern 7 of Figures 3 and 4 correspond to contact holes. Also other single semiconductor elements are shown in Figures 3 and 4; but these naturally are installed in multiples.

Effectiveness of Invention: To make multiple semiconductor elements into a single chip with the usual techniques requires masks for all processes starting from the first process. By contrast, under this application it is completed merely by adding the conductive metal pattern process for semiconductor elements which are the supports. So, it suffices to make just one new mask only for the process using the conductive-metal pattern. This makes it possible to greatly shorten the processing despite mounting three dimensionally. Also, it has great effectiveness in not needing newly developed die-sorter test programs even while it does bonding and mounting in the usual manner and so not entailing the added costs.

4. Simple Explanation of Figures

Figure 1 is a cross-sectional diagram showing the mounted state of the usual resin-sealed semiconductor device. Figure 2 is a cross-sectional diagram showing the mounted state of this application's resin-sealed semiconductor device. Figures 3 and 4 are top plane diagrams showing the mounted state of this application's resin-sealed semiconductor device.

1: Lead frame

6,8: Solder layer or conductive adhesive

2: Semiconductor element

7 : Conductive metal pattern

(micro-computer)

9 : Other semiconductor

Lead 9:

element

4: Bed

3:

10: Discontinuity

5: Thin metal wire

Agent: Norio Ogo, Patent Attorney

⑩日本国特許庁(JP)

10 特許出願公開

¹⁹公開特許公報(A)

平4-162767

Sint.Cl. 3

識別記号

庁内整理番号

❸公開 平成4年(1992)6月8日

H 01 L 25/06 21/52 21/56 23/03

25/065 21/52 21/56 23/02 25/07 25/18 77 F 12至4五世代

A 9055-4M R 6412-4M Z 7220-4M

7638-4M H 01 L 25/08

В

審査請求 未請求 請求項の数 1 (全4頁)

40発明の名称

樹脂對止型半導体装置

②特 및 平2-289227

②出 頭 平2(1990)10月26日

砂発明者 今野

貴志

神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエ

レクトロニクス株式会社内

⑪出 頤 人 株式会社東芝

神奈川県川崎市幸区堀川町72番地

⑦出 顕 人 東芝マイクロエレクト

神奈川県川崎市川崎区駅前本町25番地1

ロニクス株式会社

四代 理 人 弁理士 大胡 典夫

明 超 書

1. 発明の名称

樹脂對止型半導体装置

2. 特許請求の範囲

導電性金属から成るリードと、耐記リードより低位置に設置する両材質製板体と、前記同材質製板体と、前記半導体素子と、前記半導体素子に重ねて選者する他の半導体素子と、前記等 半導体素子間、及び前記半導体素子とリード間を電気的に接続する金属細線と、これらを被理する製造針止着を具備することを特徴とする樹脂対止型半導体装置

3.発明の詳細な滋明

[発明の目的]

(産業上の利用分野)

本発明は半導体常子例えば集覆回路常子のマウント(Mouat) 方法に係わり、特に2チップ(Chip)以上を1パッケイジ(Package) 化するのに好道なものである。

. (従来の技術)

最近の半導体装置はD(Dynamic) - RAM (Randum Access Memory)に代表されるように 集後度が益々向上している。その違成手段と しては半導体ウエーハ(Yafer) にモノリシック (Monolythic)に受動業子、総動業子及び抵抗など の回路成分から成る罪から遺定した一種または復 数種の半導体素子(今後記載する半導体素子は同 章語)を造り込む方法の他に、単独の外囲器内 に複数個の半導体素子をマルチ・チップ(Nulti Chip)方式でマウントして1パッケイジ化する方 法、更にL成分などのように半導体ウエーハ内に 造り込めない素子などをハイブリッド(Rybeld)方 式で組込んだいわゆるモジュール(Xodule)製品も 採用されている。しかも、これらは全体を対止岩 静層で被覆して外界の雰囲気から発達しているの が一般的である。

更にまた、長存の半導体チップのデザイン (Design)をマクロセル(MacroCell) 化し、両一半導体ウエーハに複数値のマクロセルを配置し各マクロセル間を配練することにより、複数値の半導

特閒平4-162767(2)

体チップをlチップ化するCore Based Design 方式やSuper integration 方式がある。

ところで、半導体素子をモノリシックに適り込むには電気的に分離した複数値の島領域が不可欠であり、電気的な分離手酸には拡散分離方式などが目的に応じて取捨選択されている。また、各半導体素子間には絶数物層を設置して電気的な絶数を図る。更にまた、各半導体チップの医部はアースライン(Earth Line)として機能するが、緩型素子が退在している半導体チップにおいては半導体医部をアースラインとして使用しないのは勿論である。そのためマルチチップだってはついては当事体を表示では各半導体チップをマウンとする際、ペッド間の電気的な絶象または後地などの特別な配慮が要る。

このような複数個の半導体素子の電気的な接続には夫々に形成した導電性金属から成るパッド (Pad) 間をポンディング (Bonding) 法により金属機構で第5手法に頼っている。

一方特殊なマウント方式の他には第1回に示

このような従来技術により複数値の半導体素 子をワンチップ化するのにはモノリシックまたは ハイブリッド方式を問わず、大型化ならびにコス トアップ(Cost Up) は避けられない。と言うのは ①推査値の半導体素子を同一のペッド上に配置・ 固着するに当たっては十分なスペース(Space)が 必要なために外囲器が大型化されるために、模方 向のスペースメリットがなくなる。②更に複数値 の半導体常子を同一の半導体基板に設置する際に は複数個の半導体素子間を接続するのに必要な配 護領域用スペースの確保と、半導体電子の面積が 増大する。③外囲器の大型化によるコストアップ さらにまた④同一の半導体基板に複数値の半導体 常子をモノリシックに造り込むフォトリソグラフ ィ (Photo Lithography) 用マスク(Wask)を最初か ら用意しなければならない。⑤ダイソータ(Die Sorter)テスト(Test)に必要なテストプロクラム (Program) 調発やテスト時間の増大によるインデ ックス(ladex) の低下などの難点が生じる。

本発明はこのような事情により成されたもので、

すようにQFP(Quad Flat Package) 中SOP (Small Out Line Package)など用のリードフレー ム(Lead Prage) 1 を利用する手法が普通である。 即ち、周囲を図示しない枠体により構成すること により単独の半導体常子2がマウントされる単位 | 本を複数偏遠接して形成し、特体を起点として中 央方向に延長しかつ末端を遊婚(Pree)としたリー ド3を多数個形成する。更にまた、枠体の中央部 分に設置され、半導体常子をマウントするペッド (Bed) 部を他のリードにより枠体に固定し、その 上リードと同一の平面に位置させてリードフレー ムを構成する。また単位体の数により長尺物のリ ードフレームか否かを決めている。なお、リード フレーム目体の構造として他の種類があるのは勿 論であり、ベッド部をリードが位置する平面より 低位置に配置するいわゆるデプレス(Bepress) 型 リードフレームも使用されている。またリード3 と半導体素子2の電気的な接続には金属編纂5を 科用している。

(発明が解決するための手段)

特に複数個の半導体業子を同一の外題器にマウントするのに起こるコスト上昇を最小限に抑えると 共に、外題器の大型化を抑制することを目的とする。

[発明の構成]

(塩蓋を解決するための手段)

導電性金属から成るリードと、前記リードより低位置に設置する同材質製板体と、前記同材質 製板体にマウントする半導体素子と、前記単導体 素子に重ねて随着する他の半導体素子と、前記両 半導体素子間、及び前記半導体素子とリード間を 電気的に接続する金属編集と、これらを被覆する 機関針止層に本発明に係わる機動針止型半導体装置の特徴がある。

(作用)

いわゆるデプレス型のリードフレームのベッド部に半導体素子をマウントし、ここに複数値の 他の半導体素子を図着すると共にポンディング方 により各素子間及びリードフレームのリードを全 展編線で結ぶ手法即ち3次元的な配置により1.チ

特閒平4-162767(3)

ップ化している。

(実施例)

本発明に係わる実施例を第2國乃至第4國を 参照して説明するが、従来技術と同一の氤品には 旧香号を付ける。第2回に示すようにリードフレ ーム1にはリード3とベッド留4が形成されてお り、それが位置する平面はリード3のぞれより下 方にあるいわゆるデブレス型である。リードフレ ーム1の材質としては純鉄、鉄ーニッケル合金、 これらの金属表面にクラッド(Clud)層を設置した 材料更に、銅、鯛合金あるいは鯛のクラッド材が 適用可能であり、後述するポンディング用金属類 線としてはAu、Al、及び網または網合金製が利用 できる。ただし、銅または鍋合金から成る金属器 24用リードフレーム1には当然病、同合金あるい は鋼のクラッド材を利用する。また、それ以外の リードフレームにはメッキ法により部分的に重被 臈を形成することもある。

ところで、本発明に係わる樹脂對止型半導体 装置では3次元的に半導体素子をマウントする 方式が扱られているのは、例えばサーポモータ (Servo Noter) の制御を例えばマイコン (Micro Computer)とDーAコンパータ (Converter) により行うためである。即ち、例えばるピット (Bit) のマイコン 2 により得られるディジタル (Digital) 個号をアナログ (Analogue) 受換することによりサーポモータの運転を制御するものであり、マイコン 2 のインターフェース (Interface) 用デバイス (Device)を 3 次元的に配置する。

このためリードフレーム1のペッド部(には半年体素子例えば8ピットマイコン2がマウントされており、その固着には第1の半田層や導電性接着期層6を利用し、更に頂面には第2因と第3因に示すように導電性全属例えばA1、A1合金(A1一SI、A1ーSIーCu)からなるパターン(Pattern)7 …を地積してマイコン2の頂面付近には当然放射地対策が施された対止樹脂層(因示せず)が設置されている。

このように本発明に係わる樹脂封止型半導体袋

までは3次元的なマウント方法を採るためにリードフレーム1には第2回に明らかなようにベッド 断4をリード3より例えば1.2mm ~2.0mm 程度低位置とするデブレス型を使用して、ボンディング 工程時における金属課銀5の長さを調整することにより生産性を向上させる。更にマイコン2の頂面に設置する第2の半田層や導電性接着剤層8には他の半導体素子例えばDーAコンバータ9を固着して3次元的な配置とする。

DーAコンパータ9にも当然入出力端于10---が設けられており、マイコン2の入出力端于7及びリードフレーム1のリード3との間を超音波ポンディングまたは無圧者ポンディングにより金属環線5---を固着して電気的に紡練する。

シリコン単結晶から成るウエーハに造り込まれたD-Aコンパータ9などは医部がアースラインとなっているので、第3回に明らかにようにリード3がその役割を果たす。これに対してアナログ受換用半導体電子に例えば緩型電子例えば電界効果ドランジスタ(Transister)を利用する際には第

4回に示すようにマイコン2の頂面に形成するパターン1の一部に不遠疎部分10を形成して電気的に浮かした状態として当該半導体素子と他の半導体素子との電気的な絶縁を図る。第3回及び第4回のパターン7内に記載した小さい四角の部分はコンタクトホール(Contact Bole)に担当するものである。更に第3回及び第4回には単独の他の半導体素子が示されているが、当然複数偶数置することもできる。

[発明の効果]

複数個の半導体素子を従来技術により1チェブ化するのには工程の全部のマスクが要ると共に、最初の工程から使用しなければならないのに対して、本題では支持体である半導体素子に導電性金属パターンの工程を返加するだけで済むので、新規なマスクとしては一枚だけを造れば良いことになり、その上導電性金属パターン用工程にだけ渡せば済むことになる。これにより3次元的なマウントに拘らず大幅な工数短端が可憐になる。しかも、ダイソータは験プロクラムも新規な開発が

特周平4-162767 (4)

要らず、ポンディングやマウントも従来通りに行なえるなどによりコストアップをもたらさずにすむという大きな効果がある。

4. 包面の歯単な説明


第1回は従来の謝難対止型半導体装置のマウント状況を示す新面図、第2回は本紙の謝難対止型半導体装置のマウント状況を示す新面図、第3 図及び第4回は本紙の謝難対止型半導体装置のマウント状況を示す上面図である。


- 1:リードフレーム、
- 2:単導体素子(マイコン)、
- 3 : 9 F.

も:ベッド篇、

- 5:金属细维、
- 6. 8:半田層または導電性接着剤、
- 7:導電性金属パターン、
- 9:他の半導体業子、 10:不違疑節。

· 代理人 弁理士 大 胡 典 夫





1:リードフレーム 2:半導体会子 3:リード 4:ペッド部

5:金馬加鐵 6,8:平田用 8.9以 馬电热增全剂

7:特电性全点パケーン 9:他の手等体表子 10:不进疏却